⑩ 日本国特許庁(JP) ⑪ 特許出願公開

® 公開特許公報(A) 昭63-211197

@Int.Cl.4	識別記号	庁内整理番号	④公開	昭和63年(1988)9月	2日
G 11 C 11/34 B 41 J 5/30 G 06 F 3/12	3 6 2	G-8522-5B Z-7810-2C B-7208-5B※審査請求	未請求	発明の数 1 (全1	1頁)

63発明の名称 半導体記憶装置

②特 顧 昭62-42688

②出 顧 昭62(1987)2月27日

②発 明 者 一 氏 和 夫 東京都小平市上水本町1448番地 日立超エル・エス・アイ ェンジニアリング株式会社内

億発 明 者 久 保 埜 昌 次 東京都小平市上水本町1448番地 日立超エル・エス・アイ エンジニアリング株式会社内

⑬出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑪出 顋 人 日立超エル・エス・ア 東京都小平市上水本町1448番地

イエンジニアリング株 式会社

大芸任 - 本理 - 本理 - 上川 - N

30代理人 弁理士 小川 勝男 外1名 最終頁に続く

ian at

発明の名称 半導体記憶装置

2. 特許請求の範囲

1. 所定の入出カインタフェース条件に従ってデータ接受を行う二つのディジカル效置の間に改せられ、上記入出カインタフェース条件に従って立む、上記入出カインタフェース条件に従ってデータを受け内蔵する書き込みアドレス精定回路を結って明文指定されるアドレスに一時的に格納す宜賦路によって明文指定されるアドレスから一分フェースをに従って明文指定されるアドレスから一クフル装置にボータを提ぶ出した記入出カインタフに出する出カボートを具備することを特徴する半導体記憶とで、

2. 上記入出力インタフェース条件には、複数ビットからなるデータ信号線と、上記データ信号線 を介して伝達されるデータの受信タイミングを指定するデータストローブ信号線及び上記データの 入出力動作が終了したことを知らせるデータ入出 力確認信号線を含むことを特徴とする特許請求の 範囲第1項記載の半導体記憶装置。

3. 上記一方のディジタル装置はマイクロコンピュータシステムの中央処理装置であり、上記他方のディジタル装置は印字装置であることを特徴とする特許請求の範囲第1項又は第2項記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発列は、半導体配便装置に関するもので、 例えば、マイクロコンピュータシステムの中央処 理装置と印字装置 (プリンタ) の間に設けられる パッファメモリなどに利用して有効な技術に関す るものである。

(従来の技術)

マイクロコンピュータシステムなどに含まれる 即字装置には、例えば、米国セントロニクス社の インタフェース仕様に賃拠したハンドシェーク方 式が頻繁に用いられる。 このようなハンドシェーク方式については、例 えば、1985年1月、柳オーム社発行の「新版 情報処理ハンドブック」913頁~914頁に記載されている。

(発明が解決しようとする問題点)

上記に記載されるハンドシェーク方式は、第3 図に示されるように、例えば38とフトロープ信号で マタ信号線Dの - D 7 とディングでは、 で表現されるように、例えば38とフトロープ信号域 で実現される。マイクロコンピュータの中央地理 第一、例えばダイレクトメモリアクセス制御部等 の人出力装置に印字データ等のデータを送る。データ信号線D ー D 7 には、まずこれら遊りでデータが設立された。これらの印字データが確立トローブ信号は、ストローブ信号の17 B に、ストローブ信号の17 B に、ストローブは一番の18 で、アータル送出される。印字装置等の人出れる数で で、ストローブ信号の立ち下出りたよっジので、アータを検Eのイレベルとする。これにより、中央地理 装置は、印字装置によってデータが取り込まれ所 定の甲字動作が開始されたことを確認する。デー 夕入出力確認信号BSYは、印字装置において印 字動作が終了した後に論理ロウレベルに戻される。 したがって、データ入出力確認信号BSYは、入 出力装置のビジー(使用中)信号を要ねる。

ところで、即字装置などの低速入的力機器の動作速度は、マイクロコンピュータの中央処理速度 比較して非常に遅か、このため、計 外处理接便は低速入出力装置を制面するために 知 を行わなくてはならず、その処理負担が大きくな る。これに対象するため、これに対象するため、これのの新動処理を専用の入出力が調装置によって行わせるようにすると、インタフェース制御やアドレス管理等のためのハードロスである。

この発明の目的は、インタフェース制御機能を 持ち専用バッファメモリとなりうる低コストの半 導体配情装置を提供することにある。

この発明の前配ならびにその他の目的と新規な 特徴は、この明報書の記述及び添付図面から明ら かになるであろう。

(間顕点を解決するための手段)

本願において関系される発列のうち代表的なものの概要を簡似に提明されば、下記の達りである。 すなわち、ダイナミック型RAMが企め半導体記 後装置に、所定のインタフェース条件に従って入 カデータを受け内域する書き込みアドレス指定国路によって順気接定されるアドレスに一時的に結 納する入力ボートと、内膜する読み出しアドレス 指定回路によって順次接定されるアドレスから一 時格納されるデータを挟み出し上紀所定の入出力 インタフェース条件に従って出力する出力ボート を誇けるものである。

(作用)

上記した手段によれば、外部に特別の朝御装置 を設けることなく、高速動作を行う中央処理装置 と印字装置等の低速入出力装置との間で必要なデ ータバッファリング機能を実現することができる ため、マイクロコンピュータシステム等の低コスト化と処理能力の向上を図ることができる。 (客施例)

第1 図には、この発明が適用されたパッファメ モリの一実権制のプロック図が示されている。同 図の各プロックを構成する回路素子は、公知の半 導体集積回路の参議成折によって、特に制限され な単結晶シリコンのような一個の半導体務 板上において形成される。

この実施例のパッファメモリは、特に制薬されないが、マイクロコンピュークシステムのマイク ロプロセッサMPUと印字施置PRTとの間に設けられ、印字データを一時格的する機能を持つ。 このため、この実施例のパッファメモルには、ハンドシューク方式によって伝達される印字データ をマイクロプロセッサMPUの処理達度に合わせて高速度で取り込む入力ボートと、一旦メモリに 格納された印字データを印字装置の動作速度に合わせて高速度で取り込む入力ボートと、一旦メモリに わせて低速度で読み出す出力ポートが設けられる ロマデータを検納しまた読み出すメモリアドレス

特開昭63-211197(3)

は、バッフェメモリに内蔵される書き込みアドレ スカウンタ(書き込みアドレス指定回路)WAC 及び読み出しアドレスカウンタ(読み出しアドレ ス指定回路) RACにより、FIFO (First-In First-Out) 方式によって指定される。バ ッファメモリには、書き込みアドレスカウンタW ACから出力される書き込みアドレスと読み出し アドレスカウンタRACから出力される読み出し アドレスを比較するためのアドレス比較同略AC が設けられ、両アドレスが異なることによって、 自動的に出力ポートの読み出し動作が開始される。 きた、書き込みアドレスが読み出しアドレスの直 前のアドレスになると、バッファメモリはデータ 入出力確認信号BSYを論理ハイレベルのままと し、印字データをさらに格納する余裕がないこと をマイクロプロセッサMPUに知らせる。

この実施例のパッファメモリは、特に制限されないが、ダイナミック型RAMを基本構成とする ことによって高集積化と低消費電力化が図られ、 またシステムの低コスト化が図られる。このため、

バッファメモリにはリフレッシュすべきワード線 を順次指定するリフレッシュアドレスカウンタド ACが設けられ、上記書き込みアドレス信号及び 読み出しアドレス信号とこのリフレッシュアドレ スカウンタFACによって形成されるリフレッシ ュアドレス信号を択一的に選択するためのアドレ ス選択回路ASLが設けられる。また、この実施 側のバッファメモリには、特に制限されないが、 8ビットの甲字データD0~D7に対応してそれ ぞれ8個のメモリアレイM-ARY0~M-AR ッチCSW0~CSW7及びメインアンプMA0 ~ M A 7 が設けられ、これらに共通にそれぞれ! 個のロウアドレスデコーダRDCR及びカラムア ドレスデコーダCDCRが掛けられる。第1回及 び以下の説明には、このうち第1ビット目の印字 データ D O に対応するメモリアレイM - A R Y O. センスアンプSAO、カラムスイッチCSWO及 びメインアンプMA0が例示的に示されている。 この他の印字データD1~D7に対応するメモリ

アレイ, センスアンプ, カラムスイッチ及びメイ ンアンプは、同様な構成とされる。

第1回において、メモリアレイMーARYOは、 同図の水平方向に配置される。相似の相談データ域 と豊直方向に配置されるm本のワード線及びこれ らのデータ様とワード線の交点に格子状に配置さ れるm×a間のデイナミック型メモリセルによっ で構成される。

メモリアレイM-ARY0の各ワード線は、ロ ウアドレスデコーダRDCRに結合され、そのう ちの1本が択一的に選択状態とされる。

ロウアドレスデコーダRDCRには、接述する
アドレス選択回路ASLから相様内部アドレス係
サーンス保ラョェ0と反転内部アドレス係
をあわせて相様内部アドレス信号ュェ0と称する。
以下同じ)が供給され、タイミング割割回路TC
からタイミング信号ャンが供給される。ロウアド
レスデコーダRDCRは、タイミング信号キンが
は強烈イレベルとされることによって選択的に動

作状態とされ、上記相補アドレス信号<u>a</u>x0~<u>a</u> xiをデコードして指定される1本のワード線を ハイレベルの選択状態とする。

一方、メモリアレイ州 一ARY0の参相様デーク様は、その一方において、センスアンプSAOの対応する保佐回路に結合される。センスアンプSAOのm 個の単位回路は、後述するタイミング 精御関係である。これらの原位国路は、選択されたワード様に結合される。これらの原位国路は、選択されたワード様に結合される。ロのメモリセルから対応するデータ様を介して出力される歌少様か出しば号を増爛し、ハイレベル又はロウレベルの2種信号とする。

各相様データはは、その他方において、カラム スイッチCSW0の別応するスイッチMOSFE T別に結合される。カラムスイッチCSW0のロ 対のスイッチMOSFET別の他方は、相様共通 データ線CDO・CD^DE下別の他方は、相様共通 だ、これものスイッチMOSFE下別のゲートは それぞれ共通機株され、カラムアドレスデコーダ

特開昭63-211197(4)

CDCRから対応するデータ線選択信号が供給される。これにより、カラムスイッチCSW0は、カラムアドレスデコーダCDCRから供給されるデータ線選択信号に使って一組の相補データ線を選択し、相補共進データ線CD0・CD0に接続する。

カラムアドレスデコーダCDCRには、アドレス選択関路ASLから相補内部アドレス信号ューリ 0~2.y jが出始され、タイミング朝間関係TC からタイミング信号をすが供輸される。カラムア ドレスデコーダCDCRは、タイミング信号をす が論理ハイレルとされることによって選択的に 動作状態とされ、相様内部アドレス信号。より 2.y jをデコードしてデータ構選収信号を択一的 に形成し、カラムスイッチCSW0~CSW7に 供給する。

相補共通データ線 $CD0 \cdot \overline{CD0}$ は、対応する メインアンプ MA0 に結合される。このメインア ンプ MA0 には、データ人 DM バッファ D1B から 対応する書き込みデータ d10 が供給されるとと もに、検送するタイミング制御回路でしからタインプ州へのの出力信号は、読み出しデータ400 ししてデータ出力パッファDOBの対応するビットに供給される。メインアンプ州へのは、タイミング情号を4saに使って選択的に動作状態とされ、選択されたメモリモルから対応する相様データ線及び相補共進データ線CDOで「CODのをかして一分のではあるというに変えるというに変えるというに変えるというに変えるというに変えるというのであるというに変えるというのであるというに変えるというのであるというに変えるというに変えるといるというに変えるというに変えるというに変えるというによっている。

データ人力パッファ D I B は、甲字データ D 0 で D I に対応して設けられる 8 個の人力回路を含む。これらの人力国路は、タイミング新動型路下 C から供給されるタイミング信号 9 wの倫理ハイレベルによって選択的に動作状態とされ、データカル等 装御 D A m D S 料 D A D A D A A A A C マイタ フ プロ

セッナMP Uから供給される甲字データを、書き 込みデータ 4 1 0 ~ d 1 7 として対するメイン アンプM A 0 ~ MA 7 に 伝達する。タイミング信 号 * w が 倫理ロウレベルとされるとき、データ入 カバッファ D 1 8 の入力部路の出力はすべてハイ インピーグンス 女 球 撃 となっ

データ出力バッファDOBは、関標に印字デークDOのDICは、大学のDOのDICは、タイミング制度の関係であらみイミンのBCには、タイミング制度の関係であらみイミング信号をよったは、タイミングが開発であるカイミング信号をよった対応するメインアンプMAOへMATから送られるます。
これものデークラッチに、保持される議か出たデータは、DOBのデークラッチに保持される議か出たデータは、DOBのDBからデータサーがは、WINTに関係している。

RTによってデータ入出力確認信号BSYが論理 ロウレベルに関されることによってクリアされ、 同時に出力回路の出力がハイインピーダンス状態 とされる。

書き込みアドレスカウンタWACは、タイミング制御国路TCから供給されるタイミング信号を **によって歩進動作を行い、書き込みアドレスから 場次指定する。この書き込みアドレスカウンタW ACによって形成されるカ+1ビットの書き込み アドレス信号aw0~awhは、アドレス送択回 路ASLの対応するビットの第1人の値子に供給 されるとともに、アドレス比較関階ACの対応す るだットの第1人力端子に供給される。

議あ出しアドレスカウンタRAGは、タイミング側額関路TCから供給されるタイミング信号中 にによって歩連動件を行い、終み出しアドレスを 順衣指定する。この読み出しアドレスカウンタR ACによって形成されるト+1ビットの誘み出し アドレス信号 ar 0~ar hは、アドレス選択回 路ASLの対応するセットの第2人力端アに供給

特開昭63-211197(5)

されるとともに、アドレス比較回路ACの対応す るビットの第2人力端子に供給される。

リフレッシュアドレスカウンタFACは、タイ ミング制部回路ではから供給されるタイミング情 するにによって砂速動作を行い、リフレッシュア ベきワード練のアドレスを頃次指定する。このリ フレッシュアドレスカウンタFACによって形成 されるi+lビットのリフレッシュアドレス信号 af0~afik、アドレス選択回路ASLの対 応するビットの第3人力端子に供給される。

ここで、番も込みアドレスカウンタWAC及び 読み出しアドレスカウンタRACによって形成さ れるアドレス信号のピット数 h + 1 は、上記相構 内部アドレス信号→x0~→xiとリフレッシュ アドレス信号→x0~→xiとリフレッシュ アドレス信号→x0~→x1にのピット数 i + 1 及 数 j + 1 と、

h+1=(i+1)+(j+1)

の関係にある。すなわち、書き込みアドレスカウンタWAC及び読み出しアドレスカウンタRAC

によって形成される書き込みアドレス信号及び旅み出しアドレス信号の一部が、メーアレイの号・
x0~ax1 とされ、残りの一部が、相様データ線を指定するための相様内部アドレス信号-2 y0~ay1とされる。また、リフレッシュアドレス
カウンタFACによって形成されるリフレッシュアドレスは号。[10~a[1は、そのまま相積内部アドレス信号-2 x0~ax1に対応される。

保給する。すなわち、内部制御信号・ε(が倫理 ロウレベルとされた部制部信号・「ノッが倫理ハイ レベルとされる書き込み動作モードにおいて、書 き込みアドレス信号。w 0~ a w h を選択する。 また、内部制御信号・ε(及び・ノンがともに始 理 ロウレベルとされる読み出し動作モードにおい で、読み出しアドレス信号 a ・0~ a ・ h を返 がある。内部制御信号・ε(が倫理ハイレベルとさ れるリフレッシュ島作モードにおいて、内部 何 号・ェ/ッと、国係なくリフレッシュアドレス信号 ョ 10~ a 11を選択する。このリフレッカ は内部アドレス信号。」、0~ a ・ y はでントケア となる。

アドレス比較四路ACには、前述のように、各 ビットに対応して上記書も込みアドレス信号aw 0~ash及び読み出しアドレス信号agの~a shがそれぞれ供給される。アドレス信号と読み出し では、これらの書も込みアドレス信号と読み出し アドレス信号をビットごとに比較し、アドレスエ ンピティ信号ae及びアドレスフル信号alを形 成する。すなわち、アドレス比較回路ACは、書 き込みアドレスと読み出しアドレスが全ビットー 致するとき、アドレスエンピティ信号aeを論理 ハイレベルとする。また、書き込みアドレスが読 み出しアドレスの直前のアドレスとなったとき、 アドレスフル信号a﹝を論理ハイレベルとする。 つまり、アドレスエンピティ信号aeは、FIF O形態とされるバッファメモリから一時格納され る印字データがすべて読み出され、印字装置PR Tに転送するべき印字データ残されていないとき に論理ハイレベルとされる。また、アドレスフル 信号alはバッファメモリの全アドレスに印字デ - タが格納され、バッファメモリに次の印字デー タを格納する余裕がなくなったときに論理ハイレ ベルとされる。

タイミング制御回路TCは、マイクロプロセッ サMPUから供給されるデータストローブ信号S TBAに従って、印字データの書き込み動作モー ドを開始し、これに必要な上記各種のタイミング 信号を形成する。また、このとき、甲字データの 書き込み動作が終了した時点で、データ入出力確 認信号BSYAを論理ハイレベルとし、マイクロ プロセッサMPUに印字データの取り込みが終了 したことを知らせる。印字データの書き込み動作 が終了すると、自動的に読み出し動作モードを閉 始し、これに必要な上記各種のタイミング信号を 形成する。また、読み出し動作が終了し印字デー タがデータ出力バッファDOBに取り込まれた時 点で、印字装置PRTに対するデータストローブ 信号 STBBを論理ロウレベルとする。これによ り、印字装置PRTは、データ出力信号線D0B ~D7Bを介して供給される印字データを取り込 み、印字動作を開始する。このとき、印字装置P RTはデータ入出力強認信号BSYを論理ハイレ ベルとし、バッファメモリに次の書き込み動作が 閉始できることを知らせる。また、印字装置PR Tは、由字動作が終了した時点でデータ入出力確 認信号BSYを論理ロウレベルに戻し、バッファ メモリに次の読み出し動作が開始できることを知

らせる。

この実施例のパッファメモリの人力ポートは、 上記データ人力パッファDIBと書も込みアドレ スカウンタWAC及びタイミング制調回路TCの 一部を含むものである。また、この実施例のパッ ファメモリの出力ポートは、上記データ出力パッ ファDOBと映杏出しアドレスカウンタRAC及 びタイミング制御回路TCの他の一部を含むもの である。

特に期限されないが、この実施例のバッファメ モリは高速動作を行うマイクロプロセッサMPU に低速動作を行う印字装度PRTとの間に設けら れるため、マイクロプロセッサMPUによる印 データの書き込み動作はパーストモードにより 連続的に行われる。また、書き込み動作が連続し 行われる間田学装度PRTから次の結み出し 動作の要求があった場合、実行中の書き込み動作 モードが終了した時点で連続書き込み動作を一断 し、印字装度PRTに対する読み出し動作を一ド と実行する。前述のように、読み出し動作を一ド

によって積み出された甲字データがデータ出力パッファ D O B に取り込まれデータストローブ信号 写下 B T によって印字装置 P R T が印字データを 取り込んだ時点で、パッファメモリは次の書き込 み動作モードを開始することができる。このため、 抜み出し貼作モードによる選集書き込み動作の中 落時間は、甲字装置 P R T の動作速度に関係なく、 短いものとなる。

第2四には、この実施例のバッファメモリの一 実施例のタイミング図が示されている。同四によ り、このバッファメモリの書き込み動作モード及 び読み出し動作モードの概要を提明する。

第2回において、バッファノモリは当初株止伏 能にあり、書き込みアドレス信号aw0~awh 及び終み出しアドレス信号ag0~agh だれ同一のアドレスpを指定している。このため、 アドレスエンビティ信号agが綺麗ハイレベルと なり、バッファメモリに出力すべる日マデータが 冷納されていないことが表示される。

バッファメモリは、マイクロプロセッサMPU

から送られるデータストローブ値等5下BAが輸 理ハイレベルから論理ロウレベルに変化されるこ によって記動され、最初の書と込み動作モード を開始する。マイクロプロセッサ州PUは、この データストローブ信号5下BAを立ち下げる前に、 データ入力信号線D0A~D7Aに8ビットの印 学データDDを送出する。

パッファメモリでは、データストローブ信号で TBスの立ち下がりエッジによってタイミング信 動作が関始される。このとき、内部朝國信号で。 「が論理ロウレベルとされまた内部初面信号で。」 「が論理ロウレベルとされるため、アドレス活 でい論理ロウレベルとされるため、アドレス活 の路 AS Lでは善き込みアドレスカウンクW AC によって形成される著き込みアドレスに分っている。 マーマル (アドレスp) が過訳される。なの、タ イミング信号のメビやや遅れてタイミング信号の の単位国際が一声に動作状態とされる。これに個の の単位国際が一声に動作状態とされる。これに個の のり、ロード確選原動作に無って通限された「個の メモリセルの成み出し信号が、対応する相補デーク線に確立される。この時点で、パッファメモリではタイミング信号をすが論理ペイレベルとされ、データ線の選択動作が開始される。さらに、このデータ線の選択動作が開始される。さらに、このデータ線の選択動作が開始け論理ペイレベルとされる。これにより、データ人力信号線Dロターフリンが、ボータ出力パップの10円を表して、対応するメインアンブMOの一Mの17円間を表して、対応するメインアンブMOの一Mの17円間であるイインアンブMOの一Mの17円間であるメインアンブMの10円17円であるメイフアのアの17円でである。

書き込み動作が終了しタイミング信号 ♥ Ψ が論 理ロウレベルになると、バッファメモリはデータ 入出力確認信号 BSYA を論理ハイレベルとし、 マイクロプロセッサMPUに即字アータの取り込 みが終了したことを知らせる。また、バッファメ モリでは、タイミング信号 ♥ w c が 元 定時間だけ論 理ハイレベルとされ、書き込みアドレスカウンタ WACがアドレスp+1に歩進される。これによ り、アドレスエンピティ信号a。が論理ロウレベ ルとなり、引き続いて読み出し動作が必要である ことが表示される。

マイクロプロセッサMPUから送られるデータストローブ信号。STBAが確理ペイルに戻されると、パッファメモリでは内部制御信号・ビッタイミング信号がよ、4 pas及びまりが確理ロウレベルとさったことを確してデータ人出力機能である。大学ないでは、対しないとなる。これにより、パッファメモリは次の減み出し場所に移る。また、マイクロディータッMPUは、引き扱い出力する。中国即は、対しないとなる。なのでデータストローブ信号。STBAを再び論理ロウレベルとする。このし時、FTB別が理サンレベルとする。このし時、FTB別が理サントのよりにおいて読み出います。

z

上述の書き込み動作モードが終了し、バッファ メモリのすべての内部制御信号及びタイミング信 号が論理ロウレベルに戻されることでデーク入出 力確認信号BSYAが論理ロウレベルになると、 バッファメモリは自動的に読み出し動作モードを 開始する。すなわち、バッファメモリでは、タイ ミング信号φ×が論理ハイレベルとされ、ワード 線の選択動作が再開される。このとき、内部制御 信号ref及びr/wはともに論理ロウレベルと されるため、アドレス選択回路ASLでは読み出 しアドレスカウンタRACによって形成される流 み出しアドレス信号ar0~arh(アドレスp)が選択される。次に、タイミング信号oxにや や遅れてタイミング信号 opaが論理ハイレベルと され、センスアンプSA0の単位回路が一斉に動 作状態とされる。これにより、ワード線選択動作 によって選択されたα個のメモリセルの読み出し 信号が、対応する相補データ線に確立される。こ の騎点で、バッファメモリではタイミング信号。 yが論理ハイレベルとされ、データ線の選択動作が開始される。このタイミング信号のリンドにやや選れて、タイミング信号の#3か論理ハイレベルとされ、さらにやや選れてタイミング信号のよいが所定の時間だけ論理ハイレベルとされる。これにより、選択されたパモリモルから接ろ出されるメモリア・ロの対信がする相様データ線から対応するカラムスイッチCSW0~CSW7・相様共選データ線CD0・CTT・CTTT及はメインアンフMA0~MATを介して、データ出力パッファDOBの対応すると・トに取り必まれる。

バッファメモリのタイミング制御回路TCでは タイミング信号。rが確理のウレベル区更される ことによってデータストローブ信号『TB B が論 理のウレベルとされ、印字装置PR Tに対して印 字データDpの入力指示が行われる。また、タイ ミング信号をrcが形定の時間だけ論理ハイレベル とされ、読み出しアドレスカウンタA C がアド レスp・1 に歩速される。これにより、アドレス 比較回路ACのアドレスエンピティ信号 acが譲 理ハイレベルとなり、パッファメモリに引き続い て読み出すべき印字データが格納されていないこ とを表示する。

印字装置PRTでは、データストローブ信号S TBBの立ち下がりに従って、バッフェメモリの データ出力バッファDOBからデータ出力信号線 D 0 B ~ D 7 B を介して供給される印字データ D pが取り込まれる。また、これらの印字データが 印字装置PRTの入力バッファに取り込まれた時 点で、データ入出力確認信号BSYBが論理ハイ レベルとされる。これにより、マイクロプロセッ サMPUから要求があった場合すなわち上記読み 出し動作モードが実行されている間にデータスト ローブ信号STBAが論理ロウレベルとされた場 合、次の害を込み動作モードが開始される。マイ クロプロセッサMPUから要求がない場合すなわ ちデータストローブ信号 STBA が論理ハイレベ ルのままである場合、バッファメモリは印字装置 PRTによりデータ入出力確認信号BSYBが論 理ロウレベルとされるまで、特機状態となる。 中 野でデータロトの印字動作が終了すると、印字 難関PR下はデータ人出力態信号 B S Y B を検 理ロウレベルに戻し、印字動作が終了したことで パッファメモリに知らせる。このとき、バッファ メモリに知らせる。このとき、バッファ メモリのに引き続いて印字装置 P R 下に出力すべ レスエンピティ信号 a c が引き続いて綺建ロウレ 場作モードを開始する。このとき アドレスエンロ ディ信号 a c が倫理ハイレベルであると、バッファ メモリは特徴状態となる。

以上のように、この実施例のバッファメモリに 、所定のハンドシェーク方式のインタフェース 条件に従ってマイクロプロセッチMPUから送ら れる印字データを高速度で取り込み一時的に恰前 する人力ポートと、一時格納される印字データを 読み出し同一のインタフェース条件に従って低速 なの中学議望PRTに送る出力ポートが続けられ る。これらの印字データを格納しまと読み出すア

ドレスは、内臓される番音込みアドレスカウンタ W A C 及び挟み出しアドレスカウンタ R A C にみっ で自律的に順を推定される。また、番さ込みア ドレスカウンタ W A C 及び挟み出しアドレスカウンタ R A C によって形成される番さ込かアドウス 個号及び挟み出しアドレス信号を比較・照合す及び アドレスフル信号。「が形成され、これらのとの ことによって、アドレスエンピティ信号。る及び アドレスフル信号。「が形成され、これらのとの しい印字データの書き込みがでも動かされまし、こ 他のことから、マイクのがするれる。これ 速度の印字検査P R T の動作状態を想識することが 健となり、システム全体としてその整理能力が増 被する。

以上の本実施例に示されるように、この発明を マイクロコンピュータシステムのマイクロプロセ ッサと面P実選との間に設けられるパッファメモ リエカロした場合、次のような効果が得られる。 すなわち、 助ダイナミック型RAMなどの半導体配徳装置に 所定のインタフェース条件に使って人力データを 受け内閣する書き込みアドレス指定関路によって 順次指定されるアドレスに、時的に格納する人力 ボートと、内頭する読み出しアドレス指定関路に よって超力権とされるアドレスから一時格納され るデータを読み出し上配インタンェース条件に だって出力する出力ポートを設けることで、条件に データレートを持つ二つのディジタル模器の関で 受受されるデータのバッファリング規范を実現で 受受されるデータのバッファリング規范を実現で 受受されるデータのバッファリング規范を実現で 長ろないう物態が纏られる。

の上記印項の単本体配性装置をマイクのコンピュータシステムなどの中央処理装置と四半装置との間に設けられるパッファメモリとして同いることで、その外部に特別な削削装置を設けることなくかつ中央処理装置の高速処理を妨げることなく、印字装置などの修道人出力模器を制御できるという効果が繰ります。

(3)上記山項及び四項により、印字装置などの低速 入出力機器を含むマイクロコンピュータシステム などの低コスト化と処理能力の向上を図ることが できるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、この発明は上記実施 例に限定されるものではなく、その要旨を遊脱し ない範囲で種々変更可能であることはいうまでも ない。例えば、第1図の書き込みアドレスカウン タWAC、読み出しアドレスカウンタRAC及び リフレッシュアドレスカウンタFACはバイナリ ィカウンタでなく、シフトレジスタを用いたアド レスポインタであってもよい。また、この実施例 のバッファメモリでは、書き込み動作が終了した 時点でデータ入出力確認信号BSYAを論理ハイ レベルとしているが、データ入力バッファDIB にデータラッチを設けることが許されるならば、 このデータラッチに印字データを取り込んだ時点 アデータ入出力確認信号BSYAを論理ハイレベ ルとすることもよい。これにより、マイクロプロ セッサMPUの待ち時間はさらに短くなる。この 車飾刷のバッファメモリでは、ダイナミック型R

A M 名基本構成としているが、スクティック型 R A M やもの他の単導体記憶装置を基本構成とすることもよい、また、メモリ自体を同時にアクセス 可能な二つのポートを持つデュアルボート R A M とすることで、マイクロプロセッサM P U 及び印字装置がリアルタイムでアクセスできるようにしてもよい。この実践例では、バッファメモリは直接マイクロプロセッサM P U C 使機を入してマイクロプロセッサM P U C 接続を入してマイクロプロシック M P M P U C 接続をあるものであってもよい。さらに、第1回に示したバッファメモリのゴロック構成をの変換解を採りうるのである。

以上の設明では主として本発明者によってなされた発明をその背景となった利用分替であるマイクロコンピュータシスチムのマイクロプロセッチと即字数置との間に設けられるパッファメモリに調用した場合について説明したが、それに深定されるものではなく、例えばマイクロプロセッチとれるものではなく、例えばマイクロプロセッチと

他の各様の人出り検討又は選信制御禁配の間に投 けられるパッファメリなどにも適用できる。本 例別は、少なくとも異なるデークレートを持ち奔 同別に動作する二つのディジタル装置の間に設け られるパッファメモリとして用いられる半導体記 性装置及びこのような半導体記性装置を含むディ ジタル装置に広、活用できる。

(発明の効果)

本観において開示される発明のうち代表的なものによって得られる効果を簡単は限明すれば、下 配のとおりである。すなわち、ダイナミック型、 A M などの味事体記憶装置に、所定のインタフェ - ス条件に従って入力データを受け内観されるア ドレスドレス特定国路によって環が程されるア ドレスに一時的に格納する入力ボートと、内限定 も払っドレストを関節論によって環次を挟めれるアドレストを開発 れるアドレスから一時格納されるアータを表 なが出る。とない日本な原産の低速と出力環境器を 制御することができ、このような低速入出力機器 を含むマイクロコンピュータシステム等の低コス ト化と処理能力の向上を図ることができるもので ある。

4. 図面の簡単な説明

第1回は、この発明が適用されたパッファメモ リの一実施例を示すプロック図、

第2図は、第1図のバッファメモリの書き込み 動作モード及び読み出し動作モードの一実施例を 示すタイミング図、


第3 図は、第1 図のパッファメモリに用いられるハンドシェーク方式の基本的なインタフェース 象件を示すタイミング図である。


M - A R Y O・・メモリアレイ、S A O・・・センスアンプ、C S W O・・・カラムスイッチ、R D C R・・・ロウアドレスデコーダ、C D C R・・・カラムアドレスデコーダ、A S L・・・アドレス選択関係、A C・・・アドレス比較国路、W A C・・・ 書き込みアドレスカング、R A C C・・・・ 携み出しアドレスカウング、F A C・・・・


リフレッシュアドレスカウンタ、M A O ・・・メ インアンプ、D I B・・・データ入力バッファ、 D O B・・・データ出力パッファ、T C・・タイ ミング制御回路。

MPU・・・マイクロプロセッサ、PRT・・・中字装置。

代理人弁理士 小川 聯男







時開昭63-211197(11)

第1頁の続き 庁内整理番号 @Int_CI_4 識別記号 Z-8840-5B 7208-5B G 06 F 13/38 G 06 K 15/00 310

東京都小平市上水本町1448番地 日立超エル・エス・アイ ⑫発 明 者 望 月 俊 男 エンジニアリング株式会社内